PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2004-221370

(43) Date of publication of application: 05.08.2004

(51)Int.Cl.

H01L 29/78

(21)Application number : 2003-007767

(71)Applicant: TOYOTA MOTOR CORP

(22)Date of filing:


16.01.2003


(72)Inventor: NISHIWAKI KATSUHIKO

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To improve an effect of onvoltage reduction for a semiconductor device. SOLUTION: A semiconductor region 213a and a semiconductor region 213b are separated by a gate electrode 206b and a gate insulating film 205 formed in a trench 215b. A p-body region 203a, a p+emitter region 203c, and an n+emitter region 204a are formed in the region 213a, and a p-body region 203c, a p+emitter region 203d, and an n-hole barrier region 211 are formed in the region 213b. The region 211 suppresses an outflow of the hole to an emitter electrode 209 to improve the effect of decreases in on-voltage.





LEGAL STATUS

[Date of request for examination]

23.06.2005

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁(JP)

(12) 公 開 特 許 公 報(A)

(11)特許出願公開番号

テーマコード (参考)

特開2004-221370 (P2004-221370A)

(43) 公開日 平成16年8月5日 (2004.8.5)

(51) Int.Cl.⁷
HO1L 29/78

FΙ

HO1L 29/78 655A

HO1L 29/78. 652B

HO1L 29/78 652C

HO1L 29/78 653A

審査請求 未請求 請求項の数 9 OL (全 11 頁)

(21) 出願番号 (22) 出願日 特願2003-7767 (P2003-7767)

平成15年1月16日 (2003.1.16)

(71) 出願人 000003207

トヨタ自動車株式会社

愛知県豊田市トヨタ町1番地

(74) 代理人 100075258

弁理士 吉田 研二

(74) 代理人 100096976

弁理士 石田 純

(72) 発明者 西脇 克彦

愛知県豊田市トヨタ町1番地 トヨタ自動

車株式会社内

(54) 【発明の名称】半導体装置


(57)【要約】


【課題】半導体装置のオン電圧の低減効果を向上させる

【解決手段】半導体領域213aと半導体領域213bとはトレンチ215bに形成されたゲート電極206b及びゲート絶縁膜205によって分離されている。半導体領域213aにはpボディ領域203a、p+エミッタ領域203c及びn+エミッタ領域204aが形成されており、半導体領域213bにはpボディ領域203c、p+エミッタ領域203d及びn正孔バリア領域211が形成されている。n正孔バリア領域211によって正孔のエミッタ電極209への流出が抑制されるので、オン電圧の低減効果を向上させることができる。

【選択図】

図1





【特許請求の範囲】

【請求項1】

互いに分離された複数の半導体領域を含む半導体装置であって、

半導体領域の少なくとも1つは、第1導電型のキャリアの供給が可能であり、他の半導体領域の少なくとも1つからは、第1導電型のキャリアの供給が行われず、

第1導電型のキャリアの供給が行われない半導体領域は、第2導電型のキャリアの通過を 抑制するバリア領域を含むことを特徴とする半導体装置。

【請求項2】

請求項1に記載の半導体装置であって、

第2導電型の第1の領域と、該第1の領域と接合された第1導電型の第2の領域と、をさ 10 らに含み、

第1導電型のキャリアの供給が可能な半導体領域は、第1導電型の第3の領域と、該第3の領域及び前記第2の領域と接合された第2導電型の第4の領域と、を含み、

前記バリア領域を含む半導体領域は、前記第2の領域と接合された第2導電型の第5の領域をさらに含み、

前記バリア領域は、前記第1の領域からの第2導電型のキャリアの通過を抑制することを 特徴とする半導体装置。

【請求項3】

請求項2に記載の半導体装置であって、

前記第5の領域については、前記バリア領域の上面側に、下面側より高濃度の第2導電型 20の領域が形成されていることを特徴とする半導体装置。

【請求項4】

請求項1~3のいずれか1に記載の半導体装置であって、

前記バリア領域は、断続的に形成されていることを特徴とする半導体装置。

【請求項5】

請求項1~4のいずれか1に記載の半導体装置であって、

複数の半導体領域はトレンチに形成された第1の電極及び絶縁膜により互いに分離されており、該第1の電極は該絶縁膜を介して半導体領域と接続されていることを特徴とする半導体装置。

【請求項6】

請求項5に記載の半導体装置であって、

前記バリア領域は、第1導電型の領域であり、かつ前記絶縁膜と接触していないことを特徴とする半導体装置。

【請求項7】

請求項6に記載の半導体装置であって、

前記第3の領域及び前記第4の領域と接合された第2の電極と、前記第1の領域と接合された第3の電極と、をさらに含み、

該第2の電極は、前記バリア領域を含む半導体領域において、前記第5の領域と接合しており、かつ前記バリア領域を含む第1導電型の領域と接合していないことを特徴とする半導体装置。

【請求項8】

請求項6に記載の半導体装置であって、

前記第3の領域及び前記第4の領域と接合された第2の電極と、前記第1の領域と接合された第3の電極と、をさらに含み、

前記バリア領域は、該第2の電極と接合していることを特徴とする半導体装置。

【請求項9】

請求項8に記載の半導体装置であって、

前記バリア領域は、前記第2の電極と断続的に接合していることを特徴とする半導体装置

【発明の詳細な説明】

40

30

[0001]

【発明の属する技術分野】

本発明は半導体装置、特にオン電圧の低下を図った半導体装置に関する。

[0002]

【従来の技術】

従来の半導体装置の一例が特開2001-127286号公報(特許文献1)に示されている。この従来の半導体装置においては、n+型エミッタ領域を形成している領域とn+型エミッタ領域を形成しない領域とを分離して設け、n+型エミッタ領域を形成している領域にn+型の正孔バリアを設けている。これによって、ラッチアップの防止及びオン電圧の低下を図っている。なお、その他にも特許文献2~4に示す半導体装置が開示されている。

[0003]

【特許文献1】

特開2001-127286号公報

【特許文献2】

特開平10-294461号公報

【特許文献3】

特開平9-331063号公報

【特許文献4】

特開2001-15747号公報

[0004]

【発明が解決しようとする課題】

しかしながら、特許文献 1 に示す従来の半導体装置においては、 n +型エミッタ領域を形成しない領域を通過してエミッタ電極へ正孔が抜けるため、十分なオン電圧の低減効果が得られないという課題があった。

[0005]

本発明は上記課題に鑑みてなされたものであり、オン電圧の低減効果を向上させる半導体装置を提供することを目的とする。

[0006]

【課題を解決するための手段】

このような目的を達成するために、第1の本発明に係る半導体装置は、互いに分離された複数の半導体領域を含む半導体装置であって、半導体領域の少なくとも1つは、第1導電型のキャリアの供給が可能であり、他の半導体領域の少なくとも1つからは、第1導電型のキャリアの供給が行われず、第1導電型のキャリアの供給が行われない半導体領域は、第2導電型のキャリアの通過を抑制するバリア領域を含むことを特徴とする。なお、第1導電型のキャリアは半導体装置にとっての少数キャリアであり、第2導電型のキャリアは多数キャリアであることが好ましい。第1あるいは第2導電型のキャリアとは、導電型がn型の場合は電子、p型の場合は正孔である。

[0007]

第2の本発明に係る半導体装置は、第1の本発明に記載の装置であって、第2導電型の第1の領域と、該第1の領域と接合された第1導電型の第2の領域と、をさらに含み、第1導電型のキャリアの供給が可能な半導体領域は、第1導電型の第3の領域と、該第3の領域及び前記第2の領域と接合された第2導電型の第4の領域と、を含み、前記バリア領域を含む半導体領域は、前記第2の領域と接合された第2導電型の第5の領域をさらに含み、前記バリア領域は、前記第1の領域からの第2導電型のキャリアの通過を抑制することを特徴とする。

[0008]

第3の本発明に係る半導体装置は、第2の本発明に記載の装置であって、前記第5の領域 については、前記バリア領域の上面側に、下面側より高濃度の第2導電型の領域が形成さ れていることを特徴とする。

20

10

30

10

20

30

40

50

[0009]

第4の本発明に係る半導体装置は、第1~3の本発明のいずれか1に記載の装置であって、前記バリア領域は、断続的に形成されていることを特徴とする。

[0010]

第5の本発明に係る半導体装置は、第1~4の本発明のいずれか1に記載の装置であって、複数の半導体領域はトレンチに形成された第1の電極及び絶縁膜により互いに分離されており、該第1の電極は該絶縁膜を介して半導体領域と接続されていることを特徴とする

[0011]

第6の本発明に係る半導体装置は、第5の本発明に記載の装置であって、前記バリア領域は、第1導電型の領域であり、かつ前記絶縁膜と接触していないことを特徴とする。

[0012]

第7の本発明に係る半導体装置は、第6の本発明に記載の装置であって、前記第3の領域及び前記第4の領域と接合された第2の電極と、前記第1の領域と接合された第3の電極と、をさらに含み、該第2の電極は、前記バリア領域を含む半導体領域において、前記第5の領域と接合しており、かつ前記バリア領域を含む第1導電型の領域と接合していないことを特徴とする。

[0013]

第8の本発明に係る半導体装置は、第6の本発明に記載の装置であって、前記第3の領域及び前記第4の領域と接合された第2の電極と、前記第1の領域と接合された第3の電極と、をさらに含み、前記バリア領域は、該第2の電極と接合していることを特徴とする。

[0014]

第9の本発明に係る半導体装置は、第8の本発明に記載の装置であって、前記バリア領域は、前記第2の電極と断続的に接合していることを特徴とする。

[0015]

【発明の実施の形態】

以下、本発明の実施の形態(以下実施形態という)を、図面に従って説明する。

[0016]

(1)第1実施形態

図1は、本発明の第1実施形態に係る半導体装置の構成の概略を示す図であり、図1(a)は平面図を示し、図1(b)は断面図を示す。ただし、図1(a)においてはエミッタ電極及び絶縁膜の図示を省略しており、図1(a)のB-Bに沿って切断した断面図が図1(b)である。本実施形態は本発明をIGBTに適用した場合を示し、本実施形態のIGBTは、ゲート電極206a,206b,206c、エミッタ電極209、コレクタ電極210、p+コレクタ領域201、nドリフト領域202、pボディ領域203a,203b、p+エミッタ領域203c,203d、n+エミッタ領域204a、ゲート絶縁膜205、絶縁膜207及びn正孔バリア領域211を含んでいる。

[0017]

[0018]

p + コレクタ領域 2 0 1 はシリコン基板に形成されている。 p + コレクタ領域 2 0 1 上には n ドリフト領域 2 0 2 が接合されており、 p + コレクタ領域 2 0 1 下にはコレクタ電極 2 1 0 が接合されている。 n ドリフト領域 2 0 2 上には p ボディ領域が接合されている。

ゲート電極206a,206b,206cは、トレンチ215a,215b,215cにそれぞれ埋め込まれている。トレンチ215a,215b,215cは、pボディ領域を貫通し、nドリフト領域202に到達している。ゲート電極206aとトレンチ215aの内側面及び底面との間、ゲート電極206bとトレンチ215bの内側面及び底面との間、ゲート電極206cとトレンチ215cの内側面及び底面との間には、ゲート絶縁膜205が形成されている。

[0019]

ここで、トレンチ215a及び215bによって半導体領域213aが規定され、トレン

チ215b及び215cによって半導体領域213bが規定される。半導体領域213aと半導体領域213bとはトレンチ215bに形成されたゲート電極206b及びゲート絶縁膜205によって分離されている。また、半導体領域213a内のpボディ領域をpボディ領域203bとする。

[0020]

半導体領域213a内のpボディ領域203a上には、n+エミッタ領域204aが接合されている。n+エミッタ領域204a内には、p+エミッタ領域203cが断続的に形成されている。p+エミッタ領域203cはゲート絶縁膜205と接触しておらず、n+エミッタ領域204aはゲート絶縁膜205と接触している。

[0021]

一方、半導体領域213bには、n+エミッタ領域が形成されておらず、pボディ領域203b内にn正孔バリア領域211が接合されている。そして、n正孔バリア領域211上にp+エミッタ領域203dが接合されている。n正孔バリア領域211はゲート絶縁膜205と接触しておらず、p+エミッタ領域203dはゲート絶縁膜205と接触している。

[0022]

トレンチ215a, 215b, 215c上には、絶縁膜207が形成されている。そして、絶縁膜207を覆うようにエミッタ電極209が形成されており、エミッタ電極209は、n+エミッタ領域204a及びp+エミッタ領域203c, 203dと接触している。ここで、n+エミッタ領域204a及びp+エミッタ領域203cと接触しているエミッタ電極209の部分がコンタクト開口208となる。

[0023]

以上の構成において、p+コレクタ領域201が第1の領域の一例、nドリフト領域202が第2の領域の一例、n+エミッタ領域204aが第3の領域の一例、pボディ領域203a及びp+エミッタ領域203cが第4の領域の一例、pボディ領域203b及びp+エミッタ領域203dが第5の領域の一例、n正孔バリア領域211がバリア領域の一例となっている。また、ゲート電極206a,206b,206cが第1の電極の一例、エミッタ電極209が第2の電極の一例、コレクタ電極210が第3の電極の一例となっている。なお、図1においては、半導体領域213a,213bを1つずつしか図示していないが、半導体領域213a,213bを1つずつしか図示していないが、半導体領域213a,213bの数については任意に設定できる。

[0024]

次に、本実施形態のIGBTの製造方法について図2を用いて説明する。

[0025]

[0026]

50

10

50

なお、以上の工程においては、nドリフト領域202としてnーシリコン基板を用いて、一主面にp型不純物を注入し、アニールすることにより拡散してp+コレクタ領域201を形成してもよい。さらに、p型不純物の注入の代わりに、p型不純物を導入した半導体膜をCVD法により堆積してもよい。nーシリコン基板を用いることで製造コストを削減できる。

[0027]

次に、CVD法により酸化膜 2 0 7 b 上に厚さ約 4 0 0 n m の酸化膜 2 0 7 c を堆積した後、その表面にレジストを積層し、フォトリソグラフィエ程により帯状の開口パターンを形成する。その後、レジストパターンをマスクとして酸化膜 2 0 7 b , 2 0 7 c を R I E 法によりエッチングを行うことで除去し、シリコンエッチング用マスクを形成する。次に、このシリコンエッチング用マスクをマスクとして R I E 法によりエッチングを行い、 p ボディ領域 2 0 3 を貫通して深さ約 6 μ m のトレンチを形成する。その後、トレンチの側壁を C D E 法によりエッチングした後、雰囲気温度約 1 1 0 0 $\mathbb C$ の酸化処理により酸化膜(図示せず)を形成し、側壁の欠陥を除去する。その後、雰囲気温度約 1 1 0 0 $\mathbb C$ の酸化処理により約 1 0 0 n m のゲート絶縁膜 2 0 5 を形成する(図 2 (b))。

[0028]

次に、 C V D 法により厚さ約 8 O O n m の 多 結 晶 シリコン膜 を 堆 積 す る 。 そ の 後 、 雰 囲 気 温度約950℃の熱処理を行い多結晶シリコン膜中に燐を拡散する。その後、レジストを 積層し、フォトリソグラフィエ程によりゲート配線(図示せず)パターンを形成した後、 レジストパターンをマスクとしてRIE法のエッチングによりトレンチに埋設された多結 晶シリコン膜を残すようにトレンチの開口部まで除去してゲート電極206を形成する。 次に、pボディ領域203表面とトレンチに埋設した表面に、雰囲気温度約950℃の酸 化処理により厚さ約30nmの酸化膜(図示せず)を形成した後、レジストを積層し、フ ォトリソグラフィ工程により p + エミッタ領域 2 O 3 c , 2 O 3 d のパターンを形成する 。その後、レジストパターンをマスクとして約70keVの加速電圧、約4×10¹⁵ c m⁻²のドーズ量でホウ素をイオン注入する。次に、酸化膜の表面にレジストを積層し、 フォトリソグラフィ工程によりn+エミッタ領域204aのパターンを形成する。その後 、レジストパターンをマスクとして約120keVの加速電圧、約5×10¹⁵ cm⁻² のドーズ量で燐をイオン注入する。その後、 C V D 法により酸化膜表面に厚さ約 1.5 μ mのBPSG膜207を堆積した後、雰囲気温度約950℃の熱処理によりBPSG膜2 07を平坦化するとともに、p+エミッタ領域203c, 203dとn+エミッタ領域2 O 4 a を拡散して形成する。次に、BPSG膜2O7の表面にレジストを積層し、フォト リソグラフィエ程により p ボディ領域 2 0 3 、 p + エミッタ領域 2 0 3 c , 2 0 3 d 及び n+エミッタ領域204aの表面を露出するようにコンタクト開口208のパターンを形 成した後、レジストパターンをマスクとしてRIE法によりエッチングしてBPSG膜2 07及び酸化膜(図示せず)を除去する(図2(c))。

[0029]

次に、エッチングにより露出した p ボディ領域 2 0 3 と p + エミッタ領域 2 0 3 c , 2 0 3 d と n + エミッタ領域 2 0 4 a とが短絡するように、 p ボディ領域 2 0 3 、 p + エミッタ領域 2 0 3 c , 2 0 3 d 、 n + エミッタ領域 2 0 4 a 及びトレンチの多結晶シリコン膜に接続するゲート配線(図示せず)にスパッタリング法によりチタンからなるバリアメタル膜と A 1 膜を積層する。その後、 A 1 膜の表面にレジストを積層し、フォトリソグラフィエ程によりエミッタ電極 2 0 9 及びゲート配線電極のパターンを同時に形成する。その後、レジストパターンをマスクとしてウェットエッチングと R I E 法によるエッチングにより、エミッタ電極 2 0 9 及びゲート配線電極(図示せず)を同時に形成する(図 2 (d))。次に、 p + コレクタ領域 2 0 1 の表面にスパッタリング法によりコレクタ電極 2 1 0 (Ti/Ni/Al等)を形成する(図 2 (e))。以上の工程によって本実施形態のI G B T が製造される。

[0030]

本実施形態におけるIGBTのオン動作時には、半導体領域213a側のゲート絶縁膜2

(7)

05近傍にチャネルが形成され、n+エミッタ領域204aから供給された電子(少数キャリア)がチャネルを通って流れる。一方、半導体領域213bにおいては、電子の供給は行われない。ここで、ゲート絶縁膜205近傍に形成されたチャネルが電子の流路となるため、図3(a)に示すように、ゲート絶縁膜205近傍に電子が蓄積する。さらに、半導体領域213b内にn正孔バリア領域211が設けられているため、p+コレクタ領域201から供給され半導体領域213bを通過する正孔(多数キャリア)の流路が極めて狭くなり、正孔のエミッタ電極209への流出が抑制される。これによって、nドリフト領域202内の正孔の減少を抑えることができるので、IGBTのオン電圧の低減効果を向上させることができる。さらに、チャネル密度を低下させてもオン電圧を高めることなく短絡電流を低減することができる。

[0031]

一方、オフ動作時には、図3(b)に示すように、ゲート絶縁膜205近傍に蓄積していた電子が消滅するため、正孔がゲート絶縁膜205近傍の流路を通過してエミッタ電極209へ流出する。これによって、安定したスイッチング特性が得られる。さらに、n 正孔バリア領域211の上面側に、高濃度の p + エミッタ領域203 d が形成されていることにより、オフ動作時に正孔をより効率よくエミッタ電極209へ流出させることができる。そして、n 正孔バリア領域211の下面側に、低濃度の p ボディ領域203 b が形成されていることにより、反転層を形成させて正孔蓄積効果を高めることができ、さらに、 p ボディ領域203 b と n ドリフト領域202との接合における電界の上昇がなく高耐圧化を実現できる。

[0032]

(2) 第2実施形態

図4は、本発明の第2実施形態に係る半導体装置の構成の概略を示す図であり、図4(a)は平面図を示し、図4(b)、(c)は断面図を示す。ただし、図4(a)においてはエミッタ電極及び絶縁膜の図示を省略しており、図4(a)のB-Bに沿って切断した断面図が図4(b)であり、図4(a)のC-Cに沿って切断した断面図が図4(c)である。本実施形態においては、pボディ領域203b内にn正孔バリア領域211が断続的に形成されている。より具体的には、断面図で見たときに、図4(b)に示すようにn正孔バリア領域211が形成されている断面と、図4(c)に示すようにn正孔バリア領域211が形成されていない断面とが存在する。他の構成については第1実施形態と同様であるため説明を省略する。

[0033]

本実施形態においても第1実施形態と同様に、オン電圧の低減効果を向上させることができ、短絡電流を低減でき、高耐圧化を実現できる。さらに、本実施形態においては、n正孔バリア領域211を断続的に形成しており、その間隔を調節することで半導体領域213bを通過してエミッタ電極209へ流出する正孔の流出量を調節できる。したがって、半導体装置内の電流を均一化することができ、オン動作時の半導体装置内の発熱を均一化できる。

[0034]

(3)第3実施形態

図 5 は、本発明の第 3 実施形態に係る半導体装置の構成の概略を示す図であり、図 5 (a)は平面図を示し、図 5 (b)、(c)は断面図を示す。ただし、図 5 (a)においてはエミッタ電極及び絶縁膜の図示を省略しており、図 5 (a)の B - Bに沿って切断した断面図が図 5 (c)であり、図 5 (a)の C - Cに沿って切断した断面図が図 5 (c)である。本実施形態においては、n 正孔バリア領域 2 1 1 上に p + エミッタ領域 2 0 3 d 及びn + エミッタ領域 2 0 4 b が断続的に形成されている。より具体的には、断面図で見たときに、図 5 (b)に示すようにn 正孔バリア領域 2 1 1 上に p + エミッタ領域 2 0 3 d が形成されている断面と、図 5 (c)に示すようにn 正孔バリア領域 2 1 1 上に p + エミッタ領域 2 0 3 d が形成されている断面とが存在する。ここで、n 正孔バリア領域 2 1 1 だけでなくn + エミッタ領域 2 0 4 b もバリア領域の一例となっている。他の構成について

10

20

30

40

は第1実施形態と同様であるため説明を省略する。

[0035]

本実施形態においても第1実施形態と同様に、オン電圧の低減効果を向上させることができ、短絡電流を低減でき、高耐圧化を実現できる。さらに、本実施形態においては、n正孔バリア領域211上にn+エミッタ領域204bを断続的に形成しており、その間隔を調節することでチャネル密度を調節することができ、エミッタ電極209への正孔の流出をさらに抑制できる。したがって、耐圧を変動させることなくオン電圧と短絡電流を調節できる。また、n+エミッタ領域204bとn正孔バリア領域211とを接触させることにより、n+エミッタ領域204bとn正孔バリア領域211とを同電位にできるので、n+エミッタ領域204b/pボディ領域203b/n正孔バリア領域211/pボディ領域203bからなるサイリスタ動作を防止することができ、安定したスイッチング動作を実現できる。

[0036]

(4)第4実施形態

図 6 は、本発明の第 4 実施形態に係る半導体装置の構成の概略を示す図であり、図 6 (a)は平面図を示し、図 6 (b)は断面図を示す。ただし、図 6 (a)においてはエミッタ電極及び絶縁膜の図示を省略しており、図 6 (a)の B - B に沿って切断した断面図が図 6 (b)である。本実施形態においては、 p + エミッタ領域 2 0 3 d が形成されておらず、 n 正孔バリア領域 2 1 1 がエミッタ電極 2 0 9 と接触している。他の構成については第 1 実施形態と同様であるため説明を省略する。

[0037]

本実施形態においても第1実施形態と同様に、オン電圧の低減効果を向上させることができ、短絡電流を低減でき、高耐圧化を実現できる。さらに、本実施形態においては、第3 実施形態におけるn+エミッタ領域204bとn正孔バリア領域211とを兼用して同時に形成することができるので、製造コスト削減を実現できる。

[0038]

なお、実施形態においては、本発明が上記の記載の内容に限定されるものではなく、本発明の技術思想が反映される範囲内で様々な変形が可能である。例えば、図7,8に示すようなコレクタショート型においてもn正孔バリア領域211を適用することができる。

[0039]

図7の断面図に示す構成においては、 n ドリフト領域 2 0 2 はコレクタ電極 2 1 0 にも接合されており、 p + コレクタ領域 2 0 1 が n ドリフト領域 2 0 2 によって分離されている。図7における p + コレクタ領域 2 0 1 については、フォトリソグラフィエ程により一部開口を設けたパターンを形成し、このパターンをマスクとして p 型不純物を注入し、アニールによって拡散することで形成される。

[0040]

図8の断面図に示す構成においては、nドリフト領域202、p+コレクタ領域201及びコレクタ電極210と接合されたnバッファ領域214が設けられており、p+コレクタ領域201がnバッファ領域214によって分離されている。図8におけるnバッファ領域214については、n型の不純物を堆積し、アニールによって拡散することで形成される。

[0041]

その他にも、第1~4実施形態の特徴部分については、例えば第2実施形態+第3実施形態、第2実施形態+第4実施形態等、組み合わせて用いることもできる。また、半導体基板については、シリコンの他にもSiC,GaN,GaAS等を使用することができる。そして、ゲート電極206a,206b,206cの平面形状については、円、楕円、多角形等の任意の形状とすることができる。さらに、ゲート電極206a,206b,206cについては、トレンチ型の代わりにプレーナ型、コンケーブ型等のゲート電極を用いてもよい。また、各実施形態においては、ノンパンチスルー型の場合について説明したが、n+バッファ領域を有するパンチスルー型においても本発明の適用が可能である。そし

20

30

40

て、nドリフト領域202の濃度分布は均一である必要はない。さらに、荷電粒子または電子線照射等によりp+コレクタ領域201とnドリフト領域202の境界付近またはnドリフト領域202内に欠陥領域を設けてもよい。そして、p型とn型とを反転させた半導体装置でも本発明の適用が可能である。また、本発明の適用が可能な半導体装置はIGBTに限るものではなく、例えばMOSコントロールサイリスタ等の他の半導体装置においても本発明の適用が可能である。

[0042]

【発明の効果】

以上説明したように、本発明によれば、第1導電型のキャリアの供給が行われない半導体領域は、第2導電型のキャリアの通過を抑制するバリア領域を含むことにより、オン電圧の低減効果を向上させることができる。


【図面の簡単な説明】


- 【図1】本発明の第1実施形態に係る半導体装置の構成の概略を示す図である。
- 【図2】本発明の第1実施形態に係る半導体装置の製造方法を説明する図である。
- 【図3】本発明の第1実施形態に係る半導体装置の動作を説明する図である。
- 【図4】本発明の第2実施形態に係る半導体装置の構成の概略を示す図である。
- 【図5】本発明の第3実施形態に係る半導体装置の構成の概略を示す図である。
- 【図6】本発明の第4実施形態に係る半導体装置の構成の概略を示す図である。
- 【図7】本発明の他の実施形態に係る半導体装置の構成の概略を示す図である。
- 【図8】本発明の他の実施形態に係る半導体装置の構成の概略を示す図である。


【符号の説明】


201 p+コレクタ領域、202 nドリフト領域、203a, 203b pボディ領域、203c, 203d p+エミッタ領域、204a, 204b n+エミッタ領域、205 ゲート絶縁膜、206a, 206b, 206c ゲート電極、209 エミッタ電極、210 コレクタ電極、211 n正孔バリア領域、213a, 213b 半導体領域。

20












【図5】




[図6]





【図7】



【図8】

